(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2000−223669 ∨

(P2000-223669A)

(43)公開日 平成12年8月11日(2000.8.11)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 27/108

21/8242 27/04 21/822 H01L 27/10 27/04 651 5F038

C 5F083

審査請求 有

請求項の数7 OL (全 8 頁)

(21)出願番号

特願平11-20549

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出顧日 平成11年1月28日(1999.1.28)

(72)発明者 小柳 賢一

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100064621

弁理士 山川 政樹

Fターム(参考) 5F038 AC02 AC05 AC14 DF05

5F083 AD22 AD42 GA06 JA06 JA40


MA06 MA17 PR16 PR21

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 従来よりも剝がれ難くかつリーク電流の生じにくい酸化タンタル膜を形成する。

【解決手段】 半導体基板(Si基板1)上に複数の下部電極3を形成する第1の工程と、これら下部電極3のそれぞれに個別にアモルファス状態の酸化タンタル膜5を形成する第2の工程と、この酸化タンタル膜5を熱処理によって結晶化させる第3の工程と、この結晶化された酸化タンタル膜上に上部電極12を形成する第4の工程とを有する。そして、下部電極3,酸化タンタル膜5および上部電極12からなる微小容量素子を複数形成する。



1

【特許請求の範囲】

【請求項1】 半導体基板上に複数の下部電極を形成す る第1の工程と、

これら下部電極のそれぞれに個別にアモルファス状態の 酸化タンタル膜を形成する第2の工程と、

この酸化タンタル膜を熱処理によって結晶化させる第3 の工程と、

この結晶化された酸化タンタル膜上に上部電極を形成す る第4の工程とを有し、

からなる微小容量素子を複数形成することを特徴とする 半導体装置の製造方法。

【請求項2】 請求項1において、

前記熱処理を、処理温度が700~850℃の、酸素を 含む雰囲気中で行うことを特徴とする半導体装置の製造 方法。

【請求項3】 請求項1において、

前記アモルファス状態の酸化タンタル膜を、ペンタエト キシタンタル(Ta(OC₂H₅)₅)および酸素

(O₂) を用いた減圧CVD法により形成することを特 20 とにより、スタック型の下部電極3を形成する。 徴とする半導体装置の製造方法。

【請求項4】 請求項1において、

前記第2の工程は、

前記複数の下部電極の全てを覆うようにして、アモルフ ァス状態の酸化タンタル膜を形成してから、フォトリソ グラフィ技術およびエッチング技術を用いることによ り、前記下部電極のそれぞれに個別にアモルファス状態 の酸化タンタル膜を形成する工程であることを特徴とす る半導体装置の製造方法。

【請求項5】 請求項1において、

前記微小容量素子は、DRAMに使用されることを特徴 とする半導体装置の製造方法。

【請求項6】 請求項1において、

前記下部電極は、スタック型の電極であることを特徴と する半導体装置の製造方法。

【請求項7】 請求項6において、

前記下部電極は、リンのドープされたポリシリコンから なることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特に容量絶縁膜に酸化タンタル膜を用いた DRAM (Dynamic Random Access Memory) 等の製造方 法に関するものである。

[0002]

【従来の技術】DRAMは、トランジスタおよび容量部 からなる微小メモリ素子を、複数備えた半導体記憶装置 である。DRAMの記憶容量の拡大に伴い、メモリ素子 のサイズはますます小さくなり、容量部も一層小さくな っている。このような容量部の微細化により、蓄えられ 50 に、フォトリソグラフィー法およびドライエッチング法

る電荷の量も小さくなりつつある。しかし、容量部は、 記憶装置として機能させるために一定以上の電荷を蓄え る必要があり、微細化に伴う容量不足を解消する必要性 が生じている。そこで、従来よりこのような問題点を解 決すべく、容量絶縁膜に高誘電体材料を用いることが行 われている。高誘電体材料としては、いくつかの材料が 検討されているが、その中でも特に酸化タンタル膜は有 望視され広く研究されている。

2

【0003】ここで、従来のタンタル酸化膜の形成方法 前記下部電極, 前記酸化タンタル膜および前記上部電極 10 について図を参照して説明する。一般的に酸化タンタル 膜は、有機タンタルを用いたCVD法によって作られ る。

> 【0004】図5,6は、従来の酸化タンタル膜を用い た容量部の形成方法を示す断面図である。これらの図に おいて(a)~(g)は、製造工程を順次示したもので ある。まず図5 (a) に示すように、Si基板1上に、 コンタクトホールを有する酸化シリコン膜2を形成して から、その上にリンをドープしたポリシリコン膜を形成 する。そして、このポリシリコン膜をエッチングするこ

> 【0005】次いで図5(b)に示すように、基板全体 を、RTN (ラピッド・サーマル・ナイトライゼーショ ン) 法により、1000℃で60秒間の処理を施して下 部電極3の表面を窒化させる。この処理を行うことで、 下部電極3の表面には窒化シリコン膜4が形成される。 このときに形成される窒化シリコン膜4の膜厚は、約2 nmである。

【0006】次いで図5 (c) に示すように、LP-C VD (Low Pressure - Chemical Vapor Deposition) 法 30 により、基板の表面に酸化タンタル膜5を形成する。こ の酸化タンタル膜5の膜厚は10nmである。このとき の成膜条件は、成膜温度が450℃、圧力が1Torr である。また、ソースガスの流量は、タンタルソースで あるペンタエトキシタンタル (Ta(OC₂H₅)₅) が O. 2 m 1 / 分、酸素 (O₂) が 2 S L M である。この ときに形成される酸化タンタル膜5は、その結晶構造が アモルファス状態にあり、またその膜中には炭素や水の 不純物が含まれている。

【0007】次いで図5(d)に示すように、酸化タン 40 タル膜5を形成した後、基板を電気炉に入れ、800℃ で10分間の乾燥酸素中で熱処理を行う。その結果、ア モルファス状態であった酸化タンタル膜5は、多結晶と なって結晶化した酸化タンタル膜8aが形成される。次 いで図6(e)に示すように、結晶化した酸化タンタル 膜8aの上に、CVD法により窒化チタン膜9を形成す

【0008】次いで図6(f)に示すように、窒化チタ ン膜9の上に、CVD法によりリンをドープしたポリシ リコン膜10を形成する。最後に図6 (g) に示すよう

3

を用いて所望の容量パターンを形成することで、下部電極3,容量絶縁膜11aおよび上部電極12からなる容量部構造が完成する。

【0009】以上の工程で作られた酸化タンタル膜について説明する。図7は、Si基板に形成された酸化タンタル膜に熱処理を加えた様子を示す断面図である。同図(a)に示すように、Si基板31上に、100nmの酸化タンタル膜32を図5,6で示したのと同じ条件で形成した。その後、電気炉内で800 $^{\circ}$ 、10分間の乾燥酸素中で熱処理を行い、熱処理後のウェハの断面をSEM(Scanning Electron Microscope)観察したところ、同図(b)に示すように結晶化した酸化タンタル膜33は剝がれてしまった。

【0010】図5cでも説明したように、成膜したばかりの酸化タンタル膜には炭素や水素等の不純物が多量に含まれているため、酸化タンタル膜を熱処理によって結晶化させた際に、膜中の不純物が脱離し、酸化タンタル膜5の密度は減少する。また、密度が減少したところで結晶化すると、結晶化した酸化タンタル膜は多結晶であることから、結晶同士の結合は弱くなる。この状態で温度が下がると、酸化タンタル膜とシリコンの熱膨張係数の違いにより、酸化タンタル膜に大きな応力が加わり、酸化タンタル膜は剥がれてしまう。なお、酸化タンタル膜が10nmといった薄い場合には剥がれが生じることはないが、結晶化の際に大きな応力が加わる。この応力は結晶粒同士の結合を弱くするため、リーク電流が増加するという新たな問題を引き起こす。

【0011】図8は、酸化タンタル膜の昇温脱離分光法(TDS:Thermal Desorption massSpectroscopy)による測定結果を示すグラフである。同図(a)は脱離した 30 CH_4 を示し、同図(b)は脱離した H_2O を示す。これらの図から明らかなように、800 \mathbb{C} 、10 分間の乾燥酸素中の熱処理後と比較して、成膜直後においては CH_4 および H_2O の脱ガス量が非常に多くなっている。これは、成膜直後に不純物が非常に多く、乾燥酸素中の熱処理を行うことで、これらの不純物が除去されることによるものである。

[0012]

【発明が解決しようとする課題】このように、酸化タンタル膜は結晶化する際に膜中から不純物(Ch4, H2O等)が脱離するため、非常に大きな膜収縮が発生する。その結果、上述のような剥がれやリーク電流の原因となる。本発明は、このような課題を解決するためのものであり、従来よりも剥がれ難くかつリーク電流の生じにくい酸化タンタル膜を備えた半導体装置の製造方法を提供することを目的とする。

[0013]

【課題を解決するための手段】このような目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上に複数の下部電極を形成する第1の工程と、こ

4 れら下部電極のそれぞれに個別にアモルファス状態の酸 化タンタル膜を形成する第2の工程と、この酸化タンタ ル膜を熱処理によって結晶化させる第3の工程と、この 結晶化された酸化タンタル膜上に上部電極を形成する第 4の工程とを有する。そして、上記下部電極,上記酸化 タンタル膜および上記上部電極からなる微小容量素子を 複数形成することを特徴とするものである。また、上記 熱処理を、処理温度が700~850℃の、酸素を含む 雰囲気中で行ってもよい。また、上記アモルファス状態 の酸化タンタル膜を、ペンタエトキシタンタル(Ta $(OC_2H_5)_5$) および酸素 $(O_2$) を用いた減圧 CVD法により形成してもよい。また、上記第2の工程を、 上記複数の下部電極の全てを覆うようにして、アモルフ アス状態の酸化タンタル膜を形成してから、フォトリソ グラフィ技術およびエッチング技術を用いることによ り、上記下部電極のそれぞれに個別にアモルファス状態 の酸化タンタル膜を形成する工程にしてもよい。また、 上記微小容量素子を、DRAMに使用してもよい。ま

【0014】このように構成することにより本発明は、 酸化タンタル膜の成膜時に発生する応力を緩和させるこ とができ、剥がれおよびリーク電流の発生を抑制するこ とができる。

た、上記下部電極を、スタック型の電極としてもよい。

その場合、下部電極をリンのドープされたポリシリコン

[0015]

で作製するとよい。

【発明の実施の形態】次に、本発明の一つの実施の形態について図を用いて説明する。図1,2は、本発明の一つの実施の形態(製造工程)を示す断面図である。これらの図において、(a)~(g)は製造工程を順次示したものである。まず図1(a)に示すように、Si基板1上に、コンタクトホールを有する酸化シリコン膜2を形成してから、その上にリンをドープしたポリシリコン膜を形成する。そして、このポリシリコン膜をエッチングすることにより、スタック型の下部電極3を形成する。

【0016】次いで図1(b)に示すように、基板全体を、RTN(ラピッド・サーマル・ナイトライゼーション)法により、1000℃で60秒間の処理を施して下部電極3の表面を窒化させる。この処理を行うことで、下部電極3の表面には窒化シリコン膜4が形成される。このときに形成される窒化シリコン膜4の膜厚は、約2nmである。この窒化シリコン膜4は、酸化タンタル膜5を乾燥酸素を用いてアニールする際に、下部電極3の表面が酸化して容量が減少してしまうことを防止するために用いている。

【0017】次いで図1 (c) に示すように、LP-C VD (Low Pressure - Chemical Vapor Deposition) 法 により、基板の表面に酸化タンタル膜5を形成する。こ の酸化タンタル膜5の膜厚は10nmである。このとき

の成膜条件は、成膜温度が450℃、圧力が1Torr である。また、ソースガスの流量は、タンタルソースで あるペンタエトキシタンタル(Ta(OC_2H_5) $_5$)が 0. 2 m 1 / 分、酸素 (O₂) が 2 S L M である。この ときに形成される酸化タンタル膜5は、その結晶構造が アモルファス状態にあり、またその膜中には炭素や水の 不純物が含まれている。なお、ここでは減圧CVD法を 用いたが、他の方法および他の条件で成膜したタンタル 酸化膜を用いても本発明に影響はない。

【0018】次いで図1(d)に示すように、基板全面 10 を行ってもよい。 をフォトレジストで覆ってから公知のフォトリソグラフ ィー法により、下部電極3上にフォトレジストパターン 6を形成する。このフォトレジストパターン6のサイズ は、後工程で作製する容量部のパターンよりもやや大き いものにするとよい。次いで図2(e)に示すように、 パターニングされた酸化タンタル膜7を形成した後、基 板を電気炉に入れ、800℃で10分間の乾燥酸素中で 熱処理を行う。その結果、アモルファス状態であった酸 化タンタル膜7は、多結晶となり、結晶化した酸化タン タル膜8が形成される。なお、処理温度は700℃以上 850℃以下であればよく、特に700~800℃が好 ましい。次いで図2(f)に示すように、結晶化した酸 化タンタル膜8を**覆**うように、CVD法により窒化チタ ン膜9 (膜厚は20nm)を形成する。

【0019】次いで図2(g)に示すように、窒化チタ ン膜9の上に、CVD法によりリンをドープしたポリシ リコン膜10 (膜厚は200nm)を形成する。最後に 図2(h)に示すように、フォトリソグラフィー法およ びドライエッチング法を用いて所望の容量パターンを形 成することで、下部電極3,容量絶縁膜11および上部 電極12からなる容量部構造が完成する。

【0020】以上の工程で作られた酸化タンタル膜につ いて説明する。図3は、Si基板に形成された酸化タン タル膜に熱処理を加えた様子を示す断面図である。同図 (a) に示すように、Si基板21上に、100nmの 酸化タンタル膜22を図1,2で示したのと同じ条件で 形成した。その後、フォトリソグラフィー法およびエッ チング法を用い、約1×10 $^{-3}$ c m^2 の大きさのパター ンを形成してから、電気炉内で800℃、10分間の乾 燥酸素中で熱処理を行った。その後、熱処理後のウェハ の断面をSEM (Scanning Electron Microscope) 観察 したところ、同図(b)に示すように結晶化した酸化タ

ンタル膜32が剝がれることはなかった。

【0021】図4は、図3に示した本発明の酸化タンタ ル膜と、従来例のものと、を比較したときのリーク電流 特性を示すグラフである。同図に示すように、本発明で は、従来例のものと比較して、約1桁の改善が見られ た。なお、図1、2においては、1個の下部電極3のみ を覆うようにして酸化タンタル膜7を形成したが、熱処 理による剥がれやリーク電流が生じなければ、複数の下 部電極を覆うようにして酸化タンタル膜のパターニング

6

[0022]

【発明の効果】以上説明したとおり本発明は、半導体基 板上に複数の下部電極を形成する第1の工程と、これら 下部電極のそれぞれに個別にアモルファス状態の酸化タ ンタル膜を形成する第2の工程と、この酸化タンタル膜 を熱処理によって結晶化させる第3の工程と、この結晶 化された酸化タンタル膜上に上部電極を形成する第4の 工程とを有する。そのため、酸化タンタル膜とその下地 (下部電極等) との接触面積が従来よりも小さくなり、 20 熱処理による結晶化の際に膜収縮が生じても応力が緩和 される。したがって、結晶粒界に加わる力が小さくな り、剥がれを防止することができるとともに、リーク電

【図面の簡単な説明】

流を低減させることができる。

【図1】 本発明の一つの実施の形態(製造工程)を示 す断面図である。

- 図1の製造工程の続きを示す断面図である。 【図2】
- 【図3】 本発明の実験例を示す断面図である。
- 【図4】 図3に係る実験例と従来例とを比較した結果 を示すグラフである。
 - 【図5】 従来例(製造工程)を示す断面図である。
 - 図5の製造工程の続きを示す断面図である。 【図6】
 - 【図7】 従来例に基づく実験例を示す断面図である。
 - 【図8】 図7に係る実験例、(a) CH4 の脱ガス量 と(b) H₂Oの脱ガス量を示すグラフである。

【符号の説明】


1…Si基板、2…酸化シリコン膜、3…下部電極、4 …窒化シリコン膜、5…酸化タンタル膜、6…フォトレ ジスト、7…パターニングされた酸化タンタル膜、8… 結晶化した酸化タンタル膜、9…窒化チタン膜、10… ポリシリコン膜、11…容量絶縁膜、12…上部電極。


5

【図1】 [図2] 2:酸化シリコン膜 (B) (e) -1:Si基板 4:窒化シリコン膜 (b) (f) -5:酸化タンタル膜 (c) (g) 6:フォトレジスト (d) (h) 3:下部電極


(a) - 23:酸化タンタル膜 - 21:51基板 - 23: 結晶化した - 21:51基板 - 21:51基板

[図4]







[図7]



[図8]



(a) CH₄



(b) H₂ 0